Autor: FILIP GEMBEC
Mentor: JASMIN REDŽEPAGIĆ
Fakultet: VISOKO UČILIŠTE ALGEBRA
Država: Hrvatska
e-mail: jasmin.redzepagic@racunarstvo.hr
Rad predstavlja demonstraciju testiranja integrirane digitalne periferije pomoću soft procesora (u cijelosti izgrađenih unutar FPGA čipova) te analiziranje njihovih izlaznih vrijednosti integriranim logičkim analizatorom u FPGA industriji.